



PATENT ABSTRACTS OF JAPAN

(11) Publication number: **04221748 A**(43) Date of publication of application: **12.08.92**

(51) Int. Cl.


G01N 21/88**G06F 15/62****G06F 15/64**(21) Application number: **02413466**(22) Date of filing: **22.12.90**(71) Applicant: **IWAKI ELECTRON CORP LTD**(72) Inventor: **KOBAYASHI KOICHI
KOIDO FUMIHIKO
MINAGAWA TATSUYA**(54) **IMAGE PROCESSING DEVICE**

COPYRIGHT: (C)1992 JPO&Japio

(57) Abstract:

PURPOSE: To perform accurate and high-speed detection of even a microdefect by utilizing the advantage of a binarization image processing in the inspection of appearance of a printed wiring board.

CONSTITUTION: A camera image memory 20 to preserve multigradation digital image data of an object to be inspected and a multigradation slice level map memory 22 wherein multigradation slice level data for binary-coded image processing data is mapped in the same image position as that of a camera image are provided. Binary-coded image data is obtained through comparison of outputs from the two memories with each other by means of a comparator 24 for binary-coding. Further, collation reference memories 26 and 28 to preserve reference binary-coded image data of an object to be inspected are provided, and binary-coded image data obtained by the comparator for binary-coding is compared with reference binary-coded image data of the collation reference memory to detect a defect.



(51)Int.Cl. ³	識別記号	庁内整理番号	F 1	技術表示箇所
G 0 1 N 21/88	J	2107-2 J		
	F	2107-2 J		
G 0 6 F 15/82	4 0 5 A	8626-5 L		
15/64	4 0 0 J	8419-5 B		

審査請求 未請求 請求項の数3(全 4 頁)

(21)出願番号 特願平2-413466

(22)出願日 平成2年(1990)12月22日

(71)出願人 390022732

いわき電子株式会社
東京都港区新橋5丁目36番11号

(72)発明者 小林 剛一

東京都港区新橋5丁目36番11号 いわき電
子株式会社内

(72)発明者 小井戸 文彦

東京都港区新橋5丁目36番11号 いわき電
子株式会社内

(72)発明者 寿川 徳也

東京都港区新橋5丁目36番11号 いわき電
子株式会社内


(74)代理人 弁理士 茂見 敏

(54)【発明の名称】 画像処理装置

(57)【要約】

【目的】 印刷配線基板などの外観検査において、二値化画像処理の利便を生かしつつ微細な欠陥でも正確に且つ高速で検出できるようにする。

【構成】 検査対象物の多階調デジタル画像データを保存するカメラ画像メモリ20と、その画像データを二値化するための多階調スライスレベル・データをカメラ画像と同じイメージ位置にマッピングしてあるスライスレベル・マップメモリ22を具備し、両メモリの出力を二値化用比較器24で比較して二値化画像データを得る。更に検査対象物の基準二値化画像データを保存する照合基準メモリ26、28を設け、二値化用比較器で得られる二値化画像データと照合基準メモリの基準二値化画像データとを比較して欠陥を検出する。



I

【特許請求の範囲】

【請求項1】 カメラからの検査対象物の画像信号をA/D変換した後の多階調画像データを保存するカメラ画像メモリと、該カメラ画像メモリの画像データを二値化するための多階調スライスレベル・データをカメラ画像と同じイメージ位置にマッピングしてあるスライスレベル・マップメモリと、前記画像メモリとスライスレベル・マップメモリの出力を比較して二値化画像データを出力する二値化用の比較器と、検査対象物の基準二値化画像データを保存する照合基準メモリと、前記二値化用比較器で得られる二値化画像データと照合基準メモリの基準二値化画像データとを比較し欠陥を検出する欠陥検出用の比較器とを具備している画像処理装置。

【請求項2】 請求項1において、検査対象物が印刷配線基板であり、照合基準メモリ及び欠陥検出用比較器はそれぞれパターン部用とクリアランス部用の2種からなる画像処理装置。

【請求項3】 請求項2において、4種のメモリを同時にアクセスしパターン欠陥と絶縁部不良を検出する画像処理装置。

【実質の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、印刷配線基板などの外観検査装置における画像処理装置に関するものである。更に詳しく述べると、カメラからのアナログ画像信号を多階調のデジタル画像データに変換して保存し、それと同じイメージ位置にマッピングしてある多階調スライスレベルと比較して二値化画像データを作成することにより、検査精度を向上させた画像処理装置に関するものである。

【0002】

【従来の技術】 ハイブリッドIC用厚膜印刷セラミック基板などの外観検査装置では、カメラからの画像信号を遅延して、パターン部（導体パターンが形成されている部分）やクリアランス部（表面に絶縁体が露出している部分）の欠陥の有無を検査している。比較的小規模の検査装置の場合には、一定のスライスレベルで二値化した画像データによるパターン部検査で欠陥検出を行うものが多い。

【0003】 例えば図2に示すようなパターン部10をもつ回路基板について検査すると、A：—A：断面でのカメラ出力波形は図3のようになる。クリアランス部12での出力とパターン部10での出力には明らかにレベル差があり、そのため従来の装置ではその丁度中間のスライスレベルを設定して比較することで二値化画像データを得ている。

【0004】

【発明が解決しようとする課題】 上述した二値化画像による検査方式は装置構成が簡単になり価格を低くできる利点があるが、その反面、微細な構造が画像上に現れ難

2

い欠点がある。例えば図2でパターン部10に微細な裂14があったとすると、図3に示すようにカメラの出力としては認められるが、二値化処理のときスライスレベルに達しないと二値化画像データ上ではそれが消えてしまう。近年、部品の小型化に伴い、基板上のパターン部も高密度化し前述の問題がますます大きな傾向があり、上記のような単純な二値化画像による外観検査では対応できなくなりつつある。

【0005】 本発明の目的は、上記のような従来技術の欠点を解消し、二値化画像処理の利点を生かしつつ微細な欠陥でも正確に検出でき、高速処理し易い画像処理装置を提供することである。

【0006】

【課題を解決するための手段】 上記の目的を達成するため本発明に係る画像処理装置では、カメラからの検査対象物の画像信号をA/D変換（アナログ→デジタル変換）した後の多階調画像データを保存するカメラ画像メモリと、該カメラ画像メモリの画像データを二値化するための多階調スライスレベル・データをカメラ画像と同じイメージ位置にマッピングしてあるスライスレベル・マップメモリと、前記画像メモリとスライスレベル・マップメモリの出力を比較して二値化画像データを出力する二値化用の比較器を具備しており、特にこの点に特徴がある。更に本発明では、検査対象物の基準二値化画像データを保存する照合基準メモリと、前記二値化用比較器で得られる二値化画像データと照合基準メモリの基準二値化画像データとを比較する欠陥検出用の比較器を有する。

【0007】 検査対象物が各種印刷配線基板の場合には、照合基準メモリ及び欠陥検出用比較器としてそれぞれパターン部用とクリアランス部用の2種類を設ける。そして合計4種のメモリを同時にアクセスしてパターン欠陥と絶縁部不良を高速で検出する構成が好ましい。

【0008】

【作用】 カメラ画像メモリは多階調デジタル画像データを保存するため、カメラからの出力情報（微細欠陥の情報も含めて）をほぼそのまま記憶している。スライスレベル・マップメモリも多階調のスライスレベル・データを保存しているため、欠陥検出に必要な精度で各イメージ位置で異なるスライスレベルを設定できる。それ故、両者を比較することによって、カメラからの画像信号が微細欠陥による小さなものであるであっても二値化画像データにその欠陥情報が反映される。

【0009】 更にパターン部用とクリアランス部用の2種の照合基準メモリ及び欠陥検出用比較器を並設して、合計4種のメモリを同時にアクセスすると、パターン欠陥と絶縁部不良とが高速で検出される。

【0010】

【実施例】 図1は本発明に係る画像処理装置の一実施例

3

を示すブロック図である。説明を簡略化するため実際の回路では必要なバッファやレジスタなどは省略してブロック単位で描いてある。この装置は、ハイブリッド1C用薄膜印刷セリミック基板の外観検査装置に好適な画像処理装置の例である。カメラからの検査基板の画像信号をA/D変換した後の多階調画像データが入力する。

【0011】この多階調画像データをカメラ画像メモリ20で保存する。スライスレベル・マップメモリ22には、カメラ画像メモリ20の画像データを二値化するための多階調スライスレベル・データをカメラ画像と同じイメージ位置にマッピングしてある。これらカメラ画像メモリ20とスライスレベル・マップメモリ22は、ともに256階調(8ビット)でデータを保存する。カメラ画像メモリ20とスライスレベル・マップメモリ22の8ビット並列出力は二値化用の比較器24に送られ、そこで比較してスライスレベルよりも高いか低いかを表す二値化画像データを出力する。また本実施例では検査基板のパターン部用の基準二値化画像データを保存するパターン部用照合基準メモリ26と、クリアランス部(絶縁部が露出している部分)用の基準二値化画像データを保存するクリアランス部用照合基準メモリ28とを有する。これら照合基準メモリ26、28は2階調(即ち各イメージ位置当たり1ビット)のメモリである。そして前記二値化用比較器24から出力する二値化画像データとパターン部用照合基準メモリ26のパターン部用の基準二値化画像データを比較するパターン欠陥検出用比較器30、及び前記二値化用比較器24からの出力を反転した二値化画像データとクリアランス部用照合基準メモリ28のクリアランス部用の基準二値化画像データとを比較するクリアランス部欠陥(絶縁部不良)検出用比較器32を有する。

【0012】上記合計4種のメモリ20、22、26、28は共通のアドレスラインに接続してある。なお、カメラ画像メモリ20の前面に設けたアドレス・オフセット器34はパターン照合時の位置補正などに使用する。

【0013】次に本装置の動作について図を参照して説明する。カメラ画像メモリ20にはカメラからの画像信号をA/D変換した256階調のデータが保存される。スライスレベル・マップメモリ22には、予めカメラ画像に対して的確な二値化データが得られるように、そのレベルをパターンに応じてマッピングしてある。ここでクリアランス部は細い線などが見つかり易いように高めに設定し、逆にパターン部は細かい亀裂が見つかり易いように低めに設定してある。二値化用比較器24は、カメラ画像メモリ20からの画像データを、スライスレベル・マップメモリ22からのスライスレベルで切り、二値化画像データに変換する。この場合、カメラ画像メモリ20とスライスレベル・マップメモリ22は同一アドレスを同時にアクセスする。これによって理想的な二値化画像データが得られる。以上が特に本発明において重要

4

な点であり、それによって高速で且つ正確な処理が行われる。

【0014】パターン部用照合基準メモリ26には、予めパターン照合の基準となる基準パターンが二値化データで格納してある。またクリアランス部用照合基準メモリ28には、予めクリアランス照合の基準となる基準クリアランスが二値化データで格納してある。前述のように二値化用比較器24からは理想的な二値化画像データが得られるため、これらの照合基準メモリ26、28は対応するイメージ位置につき1ビットの情報でよく、大きなコストダウンを図ることができる。パターン部欠陥検出用比較器30では二値化用比較器24からの二値化画像データと、パターン部用照合基準メモリ26のデータとを比較照合し、一致しないときにパターン欠陥検出信号を生じる。クリアランス部欠陥検出用比較器32では二値化用比較器24からの二値化画像データと、クリアランス部用照合基準メモリ28のデータとを比較照合して、一致しないときにクリアランス欠陥検出信号を生じる。上記の4種のメモリを同時にアクセスすることにより、即座にパターン欠陥や絶縁部の不良を検出できる。

【0015】以上、本発明の好ましい一実施例について詳述したが、本発明はこのような構成のみに限定されるものではない。検査対象物や検査条件等によっては照合基準メモリや欠陥検出用の比較器は各1個のみでもよい。また上記の例では全てハードウェアで構成しているが、比較照合などの処理はプロセッサによってソフトウェアで行うことも可能である。

【0016】

【発明の効果】本発明は上記のようにカメラからの画像信号を多階調のデジタルデータとして保存し、スライスレベルもカメラ画像に対して的確な二値化画像データが得られるようにパターンに応じて変えてマッピングしているため、高密度パターン部の微細な欠陥でも正確に検出することができる。そして本発明は基本的には二値化画像によるパターン照合で検査するものであるから、構成も比較的簡素化でき、価格もさほど高くないことではない。特に比較器などを全てハードウェアで構成し、各メモリを同時にアクセスするように構成すると、処理を高速化でき即座に欠陥を検出できる。

【図面の簡単な説明】

【図1】本発明による画像処理装置の一実施例を示すブロック図。

【図2】検出対象物である印刷配線基板の説明図。

【図3】図2におけるA：A-A'断面でのカメラからの出力波形状。

【符号の説明】

20 カメラ画像メモリ

22 スライスレベル・マップメモリ

24 二値化用の比較器


5

6


- 26 パターン部用照合基準メモリ
28 クリアランス部用照合基準メモリ

- 30 パターン部欠陥検出用比較器
32 クリアランス部欠陥検出用比較器

【図1】



【図2】



【図2】

